일반 등록자에 한함

인공지능 처리를 위한 고속 프로세서의 등장과 함께, 여러 프로세서간의 연결을 통한 시스템 성능향상이 미래의 중요한 발전 방향으로 대두되었다. 이를 위하여 PCIe, CXL, CCIX 등 용도에 따른 여러가지 고속 인터페이스의 표준화가 이루어 졌으며, 이를 더욱 확장하기 위하여 필수적인 Equalization, Timing Recovery, 대역폭 확장 등 중요 회로 기술에 대해서 소개하고, 미래의 발전방향에 대해서 전망한다.

본 발표에서는 인공지능 반도체에서 전력소모를 줄이기 위해 고집적/고신뢰성 낸드플래시 메모리 셀을 시냅스로 활용한다. Binary 뉴럴 네트웍을 시작으로, 입력은 이진 신호를 사용하되 가중치는 다중비트인 뉴럴 네트워크, 가변 펄스폭을 갖는 입력 신호와 다중 비트를 사용한 뉴럴 네트웍에 대해 아키텍처를 위주로 그 주요 특징과 성능에 대해 논의한다.

아날로그 회로설계의 관점에서 FinFET은 소자의 고속 동작의 장점에도 불구하고, 설계자는 전압, 설계 자유도, 기생정전용량, 배선저항, 미스매치 문제에 직면하고 있다. 복잡한 design rule등에 의한 설계, 검증 리소스의 증가 또한, 아날로그 설계자들의 새로운 창의성과 혁신을 요구하고 있다. 본 강연에서는 4nm까지의 FinFET 기반 아날로그 회로 설계의 경험과 그 해결방법을 소개한다.

LiDAR sensors to provide 3-D images in real-time have emerged for new user experiences such as AR and VR in mobile devices and self-driving cars. They can offer tens of thousands 3-D point clouds with a few hundred meters maximum distance and less than 1% depth resolution. In this talk, the basic architectures and operating principles of CMOS SPAD-based LiDAR sensors are introduced. In particular, a novel LiDAR sensor with a zoom histogramming time-to-digital converter (TDC) combining two different conversion techniques for the direct time-of-flight (ToF) and indirect ToF is presented. The proposed sensor finds out the distance using the binary search method with a single up-down counter, greatly reducing the number of memories required for calculating the histogram. The proposed area-efficient histogramming TDC allows all pixels to extract their depth data simultaneously, realizing a flash-type ToF sensor without a mechanical rotating part in a LiDAR module.

본 발표에서는 W/HfO2/TiN (WHT) 소자에 기반한 저항변화메모리에 직렬로 저항, 캐패시터를 연결하여 (저항, 캐패시터는 병렬연결) 1M1R1C physical kernel을 구현한 내용과 이를 응용한 의학적 진단에 적용한 시계열 정보 처리에 대해 발표한다. 또한 1M1R1C physical kernel의 특성을 최대한 활용할 수 있는 회로 구조에 대한 논의도 진행한다.

나노종합기술원의 공정 플랫폼과 반도체 소부장 테스트베드에 대해서 발표한다.
공정 플랫폼으로서 CMOS 공정, MEMS 공정, 나노바이오 기술, 나노소재 기술, 나노분석 기술에 대해서 소개하고, 12인치 반도체 소부장 테스트베드 구축현황에 대해서 공유하고자 한다.

오랫동안 성능향상을 위해 파이프라인 기법 및 분기예측, 그리고 비순차실행등을 통해 끝없는 발전을 지속해왔던 CPU 구조는 최근 보안의 중요성과 함께 새로운 고려사항들이 설계에 반영되고 있다. 본 발표에서는 가장 널리 사용되고있는 Arm 프로세서 아키텍처를 중심으로 보안과 관련하여 어떠한 발전을 지속해왔는지를 살펴보고 관련 연구 동향에 대해서 공유하고자 한다.

일반 등록자에 한함