순서

소요 시간

세부 내용

강연자

1

5분

개회사

정덕균 (반도체공학회 회장)

2

90분

SRAM and RRAM based In-Memory Computing

서재선 (Arizona State University)

3

90분

인공지능 반도체와 센서, 그리고 융합

이종호 (서울대학교)

4

90분

Processing-in-memory: Retrospective and Prospective Issues

유승주 (서울대학교)

5

90분

Graphcore Colossus Intelligence Processing Unit

Chris Tunsley (Graphcore)

6

90분

CMOS Spike Neural Network(SNN) Hardware

유회준 (한국과학기술원)

7

90분

Deep learning을 위한 Approximate DRAM

이혁재 (서울대학교)

8

5분

폐회사

유재희 (반도체공학회 부회장)

서재선 교수

(Arizona State

University)

SRAM and RRAM based In-Memory Computing

Artificial intelligence (AI) and deep learning have been successful across many practical applications, but state-of-the-art algorithms require enormous amount of computation, memory, and on-/off-chip communication. To bring expensive algorithms to a low-power processor, a number of digital CMOS ASIC solutions have been previously proposed, but limitations still exist on memory access and footprint.

To improve upon the conventional row-by-row operation of memories, several works recently demonstrated “in-memory computing” designs, which performs analog computation inside memory arrays (e.g. along the bitline) by asserting multiple or all rows simultaneously. This talk will present recent silicon demonstrations of in-memory computing for deep learning systems, based on both SRAM and denser resistive RAM (RRAM) fabrics. New memory bitcell circuits, array peripheral circuits, architectures, and optimizations for accurate deep learning acceleration will be covered. Promising opportunities of in-memory computing (e.g. large energy gains over digital ASIC), as well as particular challenges (e.g. variability) and new device/circuit design considerations will be discussed.

이종호 교수

(서울대학교)

인공지능 반도체와 센서, 그리고 융합

최근 딥러닝 기술의 발전으로 인공지능에 대한 관심이 높아지고 있다. 딥러닝 기술은 성능이 뛰어나지만 엄청난 전력을 필요로 하고 있어 모바일이나 에지 디바이스에 사용하기는 어려움이 있다. 본 강의에서는 기존 폰 노이만 기반의 가속기 이후 세대인 저전력 뉴로모픽 기술에 대한 전반적인 내용을 강의한다.

IoT 시대에 부응하여 센서에 대한 논의를 하며, 주로 가스센서에 대한 논의를 하고 이를 인공지능 반도체와 접목하는 기술에 대해 소개한다.

유승주 교수

(서울대학교)

Processing-in-memory: retrospective and prospective issues

AI 알고리즘의 효율적 구현을 위해 processing-in-memory (PIM)가 다시금 관심을 받고 있다.

본 발표에서는 우선 전통적인 PIM issue들을 다시 확인하고 이를 바탕으로 AI 알고리즘의 구현을 위한 새로운 PIM issue들을 자세히 살펴본다.

Chris Tunsley

(Graphcore)

Graphcore Colossus Intelligence Processing Unit

Graphcore’s Colossus IPU is the first implementation of a radical new multi-processor architecture for machine intelligence. The Intelligence Processing Unit (IPU) architecture responds to dual technical challenges — the emergence of this fundamentally new class of AI workload, and the end of silicon scaling. IPUs emphasize throughput performance via massive parallelism using bulk synchronous parallel (BSP), while preserving a strong MIMD character. IPUs emphasize energy efficiency through locality of processing and memory, and fine-grained access to data — anticipating the increasing importance of sparse computation for AI in the age of power-limited computing. IPUs are similar in purpose but very different in structure and potential to GPUs and TPUs. IPUs are designed especially to operate in clusters, from a few chips up to many thousands, and to leverage the bulk memory resources of their hosts. Each IPU chip is itself a multi-processor, and the effect of clustering multiple chips is to create larger multi-processors with a consistent software stack.

유회준 교수

(한국과학기술원)

CMOS Spike Neural Network(SNN) Hardware

뇌의 구조를 모방한 ANN과는 달리 SNN은 뇌의 정보전달 방식을 모방해 신경망을 구현하였다.

SNN은 인간의 뇌처럼 저전력, 고성능으로 동작할 수 있기에 차기 AI processor로 주목받고 있다.

본 강의에서는 뇌의 정보전달 방식 및 SNN hardware에서 spike 생성 방법 같은 기초적인 내용뿐만 아니라, 저전력으로 높은 효율을 낼 수 있는 CMOS 하드웨어 기술과 전망을 소개한다.

이혁재 교수

(서울대학교)

Deep learning을 위한 Approximate DRAM

Deep learning 연산 실행을 위해서는 DRAM에 데이터를 저장하고 접근하기 위하여 많은 전력 소모를 하게 된다. 한편 Deep learning 연산은 약간의 오차가 있더라도 최종 결과에 미치는 영향이 미미한 경우가 많다. 이러한 성질을 이용하여 DRAM의 refresh 동작에 필요한 전력 소모를 줄이는 방법과 DRAM에서 데이터 접근에 필요한 전력 소모를 줄이는 방법을 소개한다.

구분

학생회원

일반회원

비회원

8월 20일(목) 까지

10만원

15만원

20만원

8월 21일(금) 부터

15만원

20만원

25만원