반도체공학회 Full Custom IC 설계 교육 안내

[교육 목표]

- 상용 Cadence EDA (Cadence Virtuoso & Spectre) tool을 이용한 CMOS IC 설계능력 배양

- 실무 레벨 아날로그 집적회로 IP 설계를 통한 full custom IC의 전체 설계 과정 학습

- Analog-to-digital converter (ADC)와 phase-locked loop (PLL) IC 설계를 circuit schematic DB를 가지고 기초 개념부터 full-chip design/sizing/simulation/evaluation 레벨까지 전 과정을 전문가 대학교수의 해설과 가이드를 통한 Analog & Mixed-Signal IC design 실무능력 배양

 

[교육 과정 개요]

- 주관: (사)반도체공학회 (프로그램위원장: 김종선 교수, 진행 위원: 모현선/ 장영찬/ 구자현/ 이원영 교수)

- 대상: 반도체 및 전자공학 전공 학부 3/4학년 및 대학원생

- 기간: 2024.6.24(월) ~ 6.26(수) 10:00~17:00 (총 18시간)

- 장소: 서울 (홍익대:현장 대면 교육 및 실습 조교 지도), 지방 (충남대, 대구대, 부산대: 원격 화상교육 병행 및 실습 조교 지도)

- 강의 내용: ADC 설계, PLL 설계

- 강의 방식: 현장/원격 강의진행 및 개인 노트북 이용 서버 접속을 통한 Cadence EDA 설계 실습

[교육 일정 및 상세내용]

일차	시간	교육 상세 내용		비고
6/24 (월)	10:00~14:00	⦁Unix/Linux Command/Vi editor/MobaXterm 사용법 교육 ⦁Cadence Virtuoso Schematic Editor및 Spectre 실습		실습
	14:00~17:00	⦁ADC 이해 - ADC의 개념 - SAR ADC의 구성 및 동작	⦁PLL 이해 - PLL의 개념 - CP-PLL의 구성 및 동작	이론/ 실습
6/25 (화)	10:00~12:00	⦁ADC의 단위 블록 설계 - Bootstrapped switch - Capacitor DAC	⦁PLL의 단위 블록 설계 - VCO - LDO	이론/ 실습
	13:00~17:00	⦁ADC의 단위 블록 설계 - Comparator - Flip-flop 포함 SAR logic	⦁PLL의 단위 블록 설계 - PFD - Charge pump, Loop filter	이론/ 실습
6/26 (수)	10:00~12:00	⦁ADC의 전체 설계 - ADC의 전체 동작 검증	⦁PLL의 전체 설계 - PLL의 전체 동작 검증	이론/ 실습
	13:00~17:00	⦁ADC의 특성 검증 - Static/dynamic 특성 검증 - ADC 특성 개선방안 검토	⦁PLL의 특성 검증 - Stability, 주파수증배 검증 - Jitter/Phase Noise 검증	이론/ 실습

[교육 수료]

- 교육 시간의 참석률 80% 이상 시 수료

- 수료 시 반도체공학회장 명의 수료장 수여

[등록 안내]

- 홈페이지: 바로가기 클릭

- 등록비: 50만원

- 등록 마감: 2024년 6월 14일(금)

- 결제 방법: 카드결제 및 계좌이체(전자계산서 발행 가능)

* 카드 결제 및 등록 시 거래명세서와 참석확인증은 행사 다음 날 My account에서 직접 출력 가능합니다.

* 계좌이체 및 등록 시 이체확인증을 문의처로 보내주시면, 관리자 확인하여 “완료”처리 후 행사 다음 날 My account에서 직접 출력 가능합니다.

- 입금계좌정보: 국민은행 028201-01-094902 (사)반도체공학회

- 단체등록 시 아래 내용을 문의처로 보내주십시오.

No.	이름	소속	휴대전화	E-mail	등록 구분	금액	결제 구분	거래명세서 요청

[문의처]

- (사)반도체공학회 연락처 : 02-553-2210 / 이메일 : secretary@theise.org