공지사항

공지사항

공지사항

[반도체공학회 물성분석연구회] 반도체 패키지 분석 Hybrid Workshop 개최 안내_11/18(금), 한국반도체산업협회 회관

작성자
theise theise
작성일
2022-10-21 13:46
조회
4110
초대의 글
안녕하십니까? 회원님의 건강을 기원합니다.

반도체 공정 기술 발전에 따른 지속적인 미세화는 기존 측정기술의 한계를 넘는 나노 수준의 초정밀 측정 및 물성분석 기술 개발을 요구하고 있습니다. 반도체 생산 공정 라인에서는 다양한 측정 및 물성분석 난제에 직면하고 있어 이에 대한 기술적 해결 및 표준화 지원이 매우 시급하게 요구되고 있습니다. 특히, 반도체 scaling down에 따라 보다 정확하고 정밀한 측정 및 물성분석 기술이 요구되어지고 있으며 반도체 소자 제작 비용 중 MI (metrolgy inspection) 비용이 급격히 증가되고 있어 MI 기술 개발 및 표준화에 의한 수율 향상을 통한 반도체 생산단가의 절감이 시급합니다. 생산 수율 한계를 극복하기 위해 필수적으로 필요한 MI 기술은 전세계적으로 폭발적인 관심이 집중되고 있으며 국내에서는 후공정 패키지 MI 기술개발을 중심으로 많은 연구자 및 기업의 협력이 이루어지고 있습니다. 초정밀 측정 및 물성분석기술의 혁신에 대한 요구가 높아짐에도 불구하고 MI 연구분야 현장에서 요구하는 정부 핵심기술의 R&D 지원, 인력양성 등은 미흡한 실정입니다. 하지만 최근 MI 기술의 관심이 높아져 정부 R&D 개발 사업이 진행되고 있고 관련 학회 등에서 MI 기술워크숍이 개최되어 정부 공유의 장이 늘어가는 상황은 긍정적인 시그널이라고 생각됩니다.

반도체공학회 물성분석연구회에서는 반도체 측정·물성분석 연구분야의 현장의 요구사항을 반영하여  ‘반도체 패키지 분석 워크숍’라는 주제로 산학연 전문가의 기술 워크숍을 개최하려고 합니다. 이번 워크숍은 정부 패키지 정책방향과 더불어 수요기업의 니즈 및 기술동향, 후공정 MI 전문기업 기술개발 동향, 패키지 소재 및 응용 분야 등의 다양한 패키지 기술분야가 포함하고 있습니다. 본 워크숍은 MI 분야에 관심있는 학부, 대학원생, 전문연구자, 관련 기업 등에 모두 유용할 것입니다.

반도체 패키지 후공정 MI 기술 공유의 장이 될 “반도체 패키지 분석 워크숍”에 정중히 초청 드립니다.

본 워크숍의 세미나를 담당해주시는 강사분들을 포함하여 참석하시는 모든 분들과 그동안 준비를 도와주신 관계자 분들께 진심으로 감사의 마음을 전합니다.

감사합니다.

 

2022년 10월

 물성분석연구회 위원장 강상우

반도체공학회 회장 이윤식

                                                                                                                                    
행사 개요

행사명: 반도체 패키지 분석 Hybrid Workshop

날  짜: 2022년 11월 18일 (금)

장  소: 한국반도체산업협회 회관 9층 교육장 및 On-line 실시간

주  최: (사)반도체공학회 물성분석연구회

 

프로그램
시간 강연 제목 강연자
13:30~14:00 등록
14:00~14:20 반도체 패키지 정부연구개발사업 투자방향 이정호 PD

(한국산업기술평가관리원)
14:20~14:50 반도체 소자 공정에서 요구되는
계측 기술과 응용 사례
정용우 박사

(SK하이닉스)
14:50~15:20 Optical inspection technology and challenges in the latest advanced packages 유상혁 부사장

(크레셈)
15:20~15:50 Reflective Fourier ptychographic microscopy for submicron pattern measurements 안희경 박사

(한국표준과학연구원)
15:50~16:20 Analyzing mechanical properties of interfaces in electronic packages 송재용 교수

(포항공과대학교 반도체공학과)
16:20~16:50 Advanced Packaging Technology for RF Applications 김동수 팀장

(한국전자기술연구원)
16:50~17:20 반도체 Packaging 전망 및 검사기술 노용석 전무

(㈜야스)
* 주최측의 사정으로 프로그램이 일부 변경될 수 있습니다.

강연 요약
이정호 PD

(한국산업기술평가관리원)
반도체 패키지 정부연구개발사업 투자방향
반도체 초격차 경쟁력을 위한 “시스템 반도체 첨단 패키징 플랫폼 구축사업”의 사업기획 내용 및 시사점을 살펴보고 ‘반도체 초강대국 달성전략’ 등 정부정책에서 패키징 분야의 투자전략 및 신규사업기획방향에 대하여 논의하고자 함
정용우 박사

(SK하이닉스)
반도체 소자 공정에서 요구되는 계측 기술과 응용 사례
메모리 반도체 소자의 양산 과정 중 전공정(Front)에서 사용되는 주요 In-line 계측 기술들을 소개하고, 전공정(Front) 계측과 분석에 기반한 후공정(Back-end) 품질 불량 개선 사례를 통해 소자 양산 과정에서 공정 계측 중요성을 살펴보겠습니다.
유상혁 부사장

(크레셈)
Optical inspection technology and challenges in the latest advanced packages
최신 어드밴스드 패키징의 트렌드에 따른 광학 검사 요구사항과 함께 이를 실현하기 위한 검사 기법을 소개하고, 공정검사 장비의 최신 방향성과 함께 품질 개선과 생산 Cost를 절감하기 위한 과제등을 다루고자 함
안희경 박사

(한국표준과학연구원)
Reflective Fourier ptychographic microscopy for submicron pattern measurements
Fourier ptychographic microscopy (FPM)는 interferometry를 사용하지 않고도 위상정보를 얻을 수 있는 고분해능의 3D imaging 기법이다. 이번 발표에서는 FPM의 원리를 간단히 소개하고, 분해능 및 이미지 처리 속도 등의 관점에서 reflective FPM의 연구 성과를 다룬다.
송재용 교수

(포항공과대학교 반도체공학과)
Analyzing mechanical properties of interfaces in electronic packages
Electronic packaging technologies will be developed by heterogeneous integration of more passive/active devices as well as stacking of thin chips, such as system-on-chip, FO-WLP(PLP), 3D integration, and etc. The heterogeneous integration inevitably results in formation of heterogeneous interfaces among dissimilar materials of metals, ceramics and polymers, which interfaces play important roles of electrical, thermal, and mechanical interconnection. In this talk, mechanical evaluation methods of heterogeneous interfaces are introduced, e.g. adhesion and residual stress of metal/polymer and solder/UBM selected from the PKG.
김동수 팀장

(한국전자기술연구원)
Advanced Packaging Technology for RF Applications
최신 Advanced Packaging Technology의 기술 트렌드를 살펴보고, FOWLP, Interposer 등 Advanced Packaging 기술을 활용한 RF Front-end Module, Power Amplifier 등 RF application과 관련된 국내외 최신 연구 결과 및 KETI 연구 결과 등을 소개한다.
노용석 전무

(㈜야스)
반도체 Packaging 전망 및 검사기술
반도체 칩을 하나의 기판에 연결해 시스템 성능을 극대화할 수 있는 반도체 패키징은 반도체 미세화의 한계를 극복하고, 수익성을 높일 수 있다. 첨단 패키징 공정 시장은 2021년 총 27억4000만달러에서 2027년에는 78억7000만달러로 약 3배 이상 확대될 것으로 예상된다. 복수 칩을 결합할 때 실리콘, 세라믹, 유리 등의 인터포저(Interposer)를 사용하며, 반도체 패키징 시장 확대에 발 맞추어 인터포저 시장 또한 크게 성장할 것으로 보인다. 기존 실리콘 인포터저 뿐만 아니라 고주파수에 유리한 유리기판 인터포저도 각광 받을 것으로 기대된다. 유리기판 인터포저 시장 확대를 위해서는 특화된 검사시스템 개발이 필요하며, 본 발표에서 필요 사항에 대해 논의하고자 한다.
워크숍 안내

워크숍 홈페이지 로그인 후 등록 완료 시 당일(11/18, 금) 발표자료 다운로드가 가능합니다.

l  On-line 등록자의 경우 수료증 및 영수증(거래명세서)은 강좌 종료 후 등록자 E-mail로 개별 송부됩니다.

워크숍 등록 안내

홈페이지 : https://event.theise.org/workshop

사전 등록 기간 : 2022년 11월 7일 (월)까지

등록비
구분 학생회원 일반회원 비회원
11월 7일(월) 까지 7만원 10만원 15만원
11월 8일(화) 부터 10만원 15만원 17만원
결제 방법 : 홈페이지 신용카드 결제 또는 무통장 입금; 국민은행, 028201-01-094902 (예금주: (사)반도체공학회)

* 전자계산서 발행 : 온라인 등록(무통장 입금 선택) 후 요청사항 및 사업자등록증을 문의처 메일로 송부

l 문의처 : (사)반도체공학회 사무국 02-553-2210 / workshop@theise.org